新聞 > 科教 > 正文

被刪文 大揭密:華為突破7nm晶片 用了什麼「魔法」

—404文:國產手機突破7nm晶片,用了什麼「魔法」

華為Mate60 Pro搭載的麒麟9000S處理器將公眾視線聚焦到了國產晶片製造之上。

跑分軟件讀取的數據、第三方拆解報告等諸多線索交叉顯示,麒麟9000S是一顆7nm工藝晶片,它的產地清楚的標註這中國大陸,然而專用於生產7nm晶片的EUV早就於2019年對中國出口管制,中國的晶片代工企業只能獲取到193nm光源的DUV光刻機,且這個出口管制的口子仍在不斷收緊。日前,荷蘭光刻機製造商ASML確認,到2024年將無法向中國客戶交付DUV光刻機。

問題來了,這顆7nm晶片是如何生產出來的?

7nm工藝麒麟9000S的出現,大致有兩種可能,一種是國產EUV光刻機實現突破,另一種是晶片製造商在DUV上,採用了特殊「魔法」,變相生產出了7nm工藝晶片。

從客觀情況來看,後一種推測的可能性,要遠遠大於前一種,這一點在《中國晶片,只缺光刻機?》這篇文章中我也提到過,我們不單純是缺光刻機,也包括它的配套,基礎研究等突破,且即便EUV光刻機完成研發,到用於商用晶片的大規模量產,這個過程也不是一兩年就能完成的事情。

所以本篇文章,我們將着重聚焦講解用來生產28nm晶片DUV光刻機,為什麼能夠生產7nm晶片?以及順便聊一聊為什麼又說7nm,28nm這些工藝節點的命名是一個文字遊戲。為了幫助大家理解,我們先從鋪墊一下晶片製造相關的知識點,包括光刻原理、光刻流程。

01重識光刻

用193nm的DUV(深紫外)光刻機,覆蓋的是28nm及以上工藝節點,用DUV製造7nm工藝的晶片,這聽起來是不可能完成的任務,因為商用的DUV光刻機光源的最短波長為193nm,與7nm有28倍的差距,看似無法突破,但業界確實用DUV製造出了7nm晶片,這是怎麼實現的呢?

光刻的基本原理,紅色為光刻膠,黃色為金屬層,灰色為晶圓(襯底),圖3上方為掩膜版

首先簡要介紹一下光刻機的原理和晶片生產的光刻流程。光刻的原理跟傳統膠片電影放映有點相似,放映電影是把圖案從電影膠片透射到銀幕上,而光刻則是將圖案從掩膜版透射到晶圓表面,從而在晶圓表面上加工出特定的圖案和線條(如上圖)。

具體來說,首先是製作光刻所需的掩膜版,這相當於膠片。這需要將晶片版圖用金屬鉻刻蝕到一種特殊的玻璃上,做出掩膜版。然後用紫外光透過掩膜版照射到下方的晶圓上。

掩膜版上的圖案(也就是鍍鉻的部分)遮擋了一部分光線,而沒有被遮擋的圖案可以將光線透過去,這樣電路圖案就轉移到了晶圓表面。而晶圓表面預先塗覆了光刻膠,被照射到的光刻膠發生化學反應,被化學溶液腐蝕清洗掉,露出了下方的晶圓,能被後續的工序刻蝕掉,從而在晶圓上加工出對應的圖案和線條。

這樣就可以一層一層加工出電晶體、金屬互連線等晶片結構。

為了加工更小尺寸的電晶體,需要縮短紫外光的波長,這樣照射在光刻膠上加工出來的線條才會更精細。

早期的紫外光的波長為436nm的g線,能加工工藝尺寸500nm以上的電晶體。隨着電晶體尺寸繼續縮小,光刻機上的紫外光源的波長縮短到了405nm的g線和365nm的i線。當電晶體工藝尺寸縮小到了250nm以下,對應需要紫外光源的波長縮短到248nm和193nm,也就是深紫外光(DUV)的範圍。

02「7nm」的文字遊戲

其次要和大家強調一下,晶片製造商工藝節點的概念,也就是7nm、14nm、28nm等等,是晶圓製造廠為了標識晶片加工技術所起的一個名字或者規格。

20世紀90年代中後期,工藝節點是晶片廠能實現的電晶體柵極最小長度(線寬),簡稱柵長。但是現在的7nm工藝節點不真正等於數學上的7nm,在7nm工藝晶片上的每個電晶體尺寸都遠大於7nm,「7nm」只是一個「標籤」。

7nm之所淪為一個標籤,離不開20世紀90年代以來半導體製造商制定的命名規範。

按照摩爾定律和登納德縮小規則,每過一代柵長就縮小為上一代的70%,如果上一代電晶體的柵長是1微米,那麼下一代是0.7微米,這樣每個電晶體的面積剛好減半,或者讓元件數量翻倍。

到了2005年,半導體製造廠發現,柵長無法按照每代減小為70%的節奏繼續縮短,因為柵長越短,漏電流就越大,晶片過熱問題就越嚴重。可是業界已經習慣了每次升級就乘以0.7的做法,於是半導體製造商不管下一代的柵長是否能縮小為70%,就直接將上一代工藝節點乘以0.7作為新的工藝節點,所以我們有了32nm、22nm、14nm、10nm、7nm等工藝節點名稱。

台積電的7納米工藝:CPP=57nm,MMP=40nm

既然工藝節點無法真實地反映電晶體尺寸,那麼業界用什麼尺寸來表示電晶體大小呢?實際上,業界會用工藝柵間距(CPP)和金屬間距(MMP)用兩個尺寸來共同表示(如上圖),它們相當於一個長方形的長和寬,二者的乘積決定了電晶體的面積。例如,台積電的7nm工藝柵間距(CPP)等於57nm,金屬間距(MMP)是40nm。三星也差不多,這兩個數據分別是54nm和36nm,都遠遠大於半導體製造廠所標稱的7nm。

責任編輯: 方尋  來源:36氪 轉載請註明作者、出處並保持完整。

本文網址:https://hk.aboluowang.com/2023/0908/1951248.html