過去英特爾比較實在，習慣用溝道長度（比柵長小）來定義節點，有說法是為了緊扣摩爾定律，不論原因如何，命名上總比競爭對手們吃虧。
比如，英特爾的10nm，電晶體密度比台積電和三星的7nm還要多（如上圖），但從營銷的邏輯來說，別人都說7nm，英特爾說自己是10nm，吃了個「沒文化」的虧，所以後來英特爾也跟着對手們，改用intel4、intel3這樣的節點命名方式。
上面闡釋的這些，只是想告訴你，節點的命名，就是一個文字遊戲，7nm工藝對應的最小金屬間距在36nm-40nm左右。
有了這個認知，我們就可以來講講前面提到的193nm DUV光刻機，和要製造的7nm晶片之間的關係。或者這樣說，DUV生產7nm晶片，實際上是利用193nm光源的光刻機，生產金屬間距36nm-40nm的晶片。
193nm光源，和36nm的金屬間距中間，差5倍左右，如何跨越這個差距？這裏就不得不提DUV乾式光刻機到DUV浸沒式光刻機的疊代了。
DUV光刻機的光源波長雖然為193nm，但是光在水中會發生折射，波長則會縮短。193nm的紫外光在水中的折射率為1.44，波長為134nm。根據這一原理，林本堅在1987年提出了浸沒式光刻，即在晶圓表面和透鏡之間增加一層超純水，讓紫外光折射，從而將波長降低為134nm，2003年荷蘭的ASML基於這項研究，第一個實現了浸沒式光刻機。
從DUV乾式光刻機到DUV浸沒式光刻機，從193nm光源波長到134nm波長的紫外光，這與36nm的金屬間距的差距再度縮小至4倍。
03多重曝光搞定「最後一公里」
浸沒式光刻機的出現，再次縮小了和「7nm」工藝的差距，但行業仍無法直接用這種光刻機加工出大家口中的「7nm」晶片，如果晶片製造商真要製造傳聞的7nm麒麟9000S，雙重曝光和多重曝光必不可少。
為了解釋雙重曝光技術，讓我們舉一個照相的例子。假設你是一個攝影師，要拍攝一幅運動會隊列的照片，這個隊列只有20個人，按照2米的間距站開，顯得非常稀疏，怎麼拍出40個人的感覺？你有一種解決方案，先拍完第一張，然後再讓每個人平移1米，拍出另一張，隨後通過軟件，將兩張照片合成在一起。
雙重曝光技術也可以如法炮製。使用一組掩膜版，加工出間隔134nm的線條，再使用另外一組掩膜版，平移一段距離加工出另外一組間隔134nm的線條，二者組合起來，就有了間隔67nm的線條，這距離36nm又前進了一步。從22/20nm開始，業界開始導入雙重曝光技術。
為了實現雙重曝光技術，業界開發出了LELE法（光刻-刻蝕-光刻-刻蝕），它需要塗兩次光刻膠，曝光兩次，第一次曝光在硬掩膜上複製圖形，第二次曝光在光刻膠上複製出最小線寬圖案。但是由於使用兩次曝光設備，大大推高了製造成本，花費的時間也更久。要知道光刻佔整個製造時間的50%左右，增加一倍的曝光會大大延長整個製造時間。
為此，業界又開發出了效率更高的自對準雙重圖形化法（SAPD），這種方法將兩次塗光刻膠減少到了一次，它利用化學氣相沉積（CVD）技術將氧化矽沉積在第一次塗的光刻膠周圍，自然地形成了對準後的加工位置，從而能實現第二次圖形加工。
有了這些技術，雙重曝光就能加工出67nm的金屬間距，不過這距離36nm還差了兩倍，怎麼去突破最後的這2倍的差距？
有一個簡單粗暴的方法，就是再做一次雙重曝光，總共做四重曝光，就能再一次將67nm減半，加工出最小34nm的線條，剛好符合加工7nm所需的36nm的金屬間距。
不過這個方法要付出的代價實在太大了，曝光時間是單重曝光的4倍，需要製備更多的掩膜版，每次曝光都需要更多的配套工序（光刻膠塗覆、軟烘烤、對準、顯影、甩干、硬烘烤、圖形檢測等），所需的全部製造工序從幾百道增加到上千道，大大增大了製造的時間成本和物力成本。此外，曝光時間的增加會使鏡頭髮熱增大，溫度升高又會導致鏡頭光路變形，套刻精度更難以控制，與之匹配的薄膜和刻蝕工藝難度也大大增加。還有，以上的計算沒有考慮數值孔徑（NA）對光刻精度的影響（這部分不涉及多重曝光的理解，故本文不對套刻精度、數值孔徑詳細展開）。為了提高數值孔徑，還需要把鏡頭做得更大。
基於多重曝光技術，台積電於2016年6月開始用DUV生產7nm晶片（N7），三星則於2018年開始用DUV量產7nm晶片（7LPP）。至此，用DUV實現7nm工藝才成為現實。
一句話總結，雖然可以通過多重曝光的手段，利用193nm光源的DUV，生產7nm晶片，但時間、材料、人力成本都會大大增加，且由於工序極大的增加，良率也會受到影響。
作為對比，EUV的波長只有13.5nm，一次曝光就能做出7nm晶片，只不過EUV吊足了晶圓廠的胃口，直到2020年才正式在5nm工藝上使用。在此之前GlobalFoundry失去了耐心，宣佈由於高昂的成本停止7nm技術的開發。
04 DUV能突破5nm工藝嗎？
不過，這還不是故事的全部。
除了多重曝光技術，用DUV加工7nm工藝還需要很多技術的配合才能實現，包括相位移模板（PSM）、離軸光照、光學臨近校正（OPC）、優化光圈和光刻圖形（SMO）等，這幾項技術催生了一門新的子學科：計算光刻。它所需的龐大數據使得英偉達的GPU晶片也成為了計算所需的工具,其推出cuLitho軟件加速庫，宣稱可以將計算光刻的用時提速40倍。
之所以需要計算光刻，是因為當掩膜版上的線條變得很小時，紫外光通過掩膜版時會產生偏差，讓光刻圖形畸變。為此研究人員想到了一個方法，預先計算出掩膜版上可能的畸變，從而逆向地設計光刻所需的掩膜版的最佳形狀，提前抵消這些畸變，這叫做逆向光刻計算，而這需要非常龐大的計算量，普通的計算機根本無力承擔，研究人員不得不使用超級計算機和雲計算。
與此同時，研究人員又將人工智能的機器學習算法應用到計算光刻上來。新一代的卷積人工神經網絡被應用於光刻工藝模型、掩模優化、SEM數據處理等方面，而訓練數據又需要龐大的GPU晶片組。除了器件層面的優化，研究人員甚至還將電路設計中要考慮的因素也融入到器件製造中來，在電路設計階段就考慮對製造和光刻的影響，這叫做DTCO（設計與工藝技術協同優化），而這又需要EDA廠商升級算法和軟件。
可以說，為了讓DUV能製造出7nm工藝晶片，業界已經無所不用其極。下一步如果繼續採用DUV製造5nm工藝晶片，四重曝光也不夠了，需要6-8重曝光，以及更多的掩膜版，更長的光刻時間，更高的物力成本，這已成為不堪忍受之重。所以5nm晶片出來時，剛好EUV光刻機也準備好了，才將業界從繁瑣的多重曝光下解脫出來，而7nm工藝也成為目前業界使用DUV製造出來的最後一代工藝。
